인텔, 65나노급 공정 투자 본격화...배럿 회장 밝혀

인텔이 세계 처음으로 65나노미터(nm)급 미세회로 공정의 구축에 나선다.

인텔 최고경영자(CEO)인 크레이그 배럿 회장은 18일 가진 인텔개발자포럼(IDF)의 기조연설에서 오는 2005년까지 65나노급 공정의 구축을 완료하겠다고 밝혔다.

이를 위해 20억 달러를 투자, 미국 아리조나주에 있는 생산라인을 300mm 웨이퍼 공정으로 바꿔간다는 방침이다.

아직까지 90나노급 공정의 양산 칩도 전 세계적으로 출하된 적이 없는 상황에서 그 보다 더 세밀한 공정인 65나노급의 구축 계획은 이례적인 일로 여겨지고 있다.

현재 시중에 나와 있는 양산 칩 중 미세회로 공정의 밀도가 가장 세밀한 칩은 130나노(0.13미크론)급.

이는 휴대폰용 프로세서 '마니토바' 등을 발표하면서 영토를 정보기기 시장에서 통신 시장으로 확장하고 있는 인텔의 전략과 큰 관련이 있다.

컴퓨팅과 통신 등의 기능을 하나의 칩으로 통합하기 위해서는 그 만큼 더 세밀한 공정 기술이 요구된다는 것.

배럿 CEO는 이와 관련, "65나노급 공정 등의 반도체 제조능력은 컴퓨팅과 통신 등의 통합을 가능케 한다"며 "이는 '컴퓨팅과 통신의 통합'을 앞당김으로써 '무어의 법칙'이 앞으로도 유효하게 작동토록 할 것"이라고 설명했다.

그는 특히 "최근 출시한 휴대폰용 칩 마니토바의 경우 고성능, 저전력, 통신 등의 3박자를 갖춰 그 만큼 시장에서 좋은 반응을 거둘 수 있을 것"이라고 확신했다.

한편, 인텔은 이에 맞춰 나노 공정 구축 계획을 세우고 있다.

이를 위해 우선 올 하반기에 데스크톱 PC, 노트북 PC 등에 쓰이는 프레스콧, 도선 등의 프로세서와 스프링데일 등의 칩셋 등을 중심으로 90나노 공정을 먼저 적용한 뒤 2005년에는 65나노급 공정을 가동한다는 계획이다.

이어 2007년에는 45나노급을, 2009년에는 32나노급의 공정을 구축할 방침이다.