IT·과학 산업 경제
정치 사회 문화·생활
전국 글로벌 연예·스포츠
오피니언 포토·영상 기획&시리즈
스페셜&이벤트 포럼 리포트 아이뉴스TV

[한미정상회담] 3나노 반도체에 새긴 韓·美 '평택 동맹'…"삼성, TSMC 잡을 무기"

본문 글자 크기 설정
글자크기 설정 시 다른 기사의 본문도 동일하게 적용됩니다.

삼성전자, 3나노 반도체 양산 상반기 돌입…바이든 방문서 TSMC와 기술 격차 뽐내

[아이뉴스24 장유미 기자] 20일 방한한 조 바이든 미국 대통령이 첫 행선지로 삼성전자 평택캠퍼스를 찾아 윤석열 대통령과 함께 '반도체 웨이퍼(Wafer)'에 서명하자 전 세계의 관심이 집중됐다. 미국 정부가 한국과의 경제 안보 동맹에서 반도체를 얼마나 중요하게 생각하는 지를 보여준 것이란 평가다.

윤석열 대통령과 조 바이든 미국 대통령이 20일 경기 평택 삼성전자 반도체 공장을 시찰하고 있다. [사진=뉴시스]
윤석열 대통령과 조 바이든 미국 대통령이 20일 경기 평택 삼성전자 반도체 공장을 시찰하고 있다. [사진=뉴시스]

바이든 대통령은 이날 오후 삼성전자의 반도체 공장이 모여 있는 평택캠퍼스 사무동에 들어선 후 윤 대통령을 만나 악수하며 인사를 나눴다. 이재용 삼성전자 부회장도 이들과 자리를 함께 했다.

삼성전자 평택캠퍼스는 세계 최대이자 최첨단 반도체 공장으로, 1개 라인당 약 30조원을 투자해 6개 라인이 갖춰진다. 1, 2라인은 이미 가동 중이고 올해 4월부터 클린룸을 가동하고 있는 3라인은 하반기부터 본격 양산에 들어갈 예정이다. 4라인은 기초공사 중이며 5, 6라인은 이어 건설할 계획이다. 이곳에 투자된 금액은 이미 100조원이 넘는다.

이날 바이든 대통령이 평택캠퍼스를 첫 행선지로 삼은 것은 글로벌 공급망 동맹, 즉 경제 안보 공조를 염두에 둔 행보로 분석된다. 또 삼성전자의 미국 투자에 대한 감사 표시의 의미도 있다. 삼성전자는 미국 텍사스주 테일러시에 파운드리 팹(제조공정) 착공을 앞두고 있는 상태로, 2024년 완공을 목표로 170억 달러(약 21조 원)를 투자할 예정이다.

대통령실은 "한미 정상이 나란히 첫 일정으로 평택공장을 찾은 건 반도체를 통한 '한·미 경제안보 동맹 강화' 차원"이라며 "글로벌 공급망 문제 등을 같이 해결해 나가려는 강력한 의지의 표명으로 볼 수 있다"고 밝혔다.

조 바이든 미국 대통령 반도체 화상회의 [사진=AP/뉴시스]
조 바이든 미국 대통령 반도체 화상회의 [사진=AP/뉴시스]

이 같은 분위기에 맞춰 양국 정상은 이날 방명록이 아닌 반도체 안보 동맹의 상징이 될 수 있는 웨이퍼에 서명했다. 통상 귀빈들이 공장 등 현장을 방문하면 방명록에 이름을 적는다는 점을 고려하면 상당히 이례적인 행보다.

앞서 바이든 대통령은 취임 직후인 지난해 4월 백악관에서 삼성전자를 비롯해 주요 업계 대표들이 참석한 가운데 반도체 회의를 소집한 자리에서도 웨이퍼를 직접 손에 들고 말해 눈길을 끌었다. 당시 바이든 대통령은 반도체 업체들에게 대미 투자를 독려했다.

웨이퍼는 반도체의 재료가 되는 얇고 둥근 판으로, 특수 재질의 덩어리를 매우 얇게(100만 분의 1m) 자른 뒤 여러 공정을 거쳐 만든다. 직경 300mm의 원형판 모양인 웨이퍼에 회로를 그리고 잘라내 손톱 만한 반도체를 만든다.

특히 이날 삼성전자가 양국 정상을 위해 준비한 웨이퍼는 세계 최초로 양산에 돌입하는 3나노(㎚·10억분의 1m) 반도체 웨이퍼라는 점에서 업계의 주목을 받았다.

삼성전자의 3나노 웨이퍼는 지난 2020년 7월 '나노코리아' 전시회에서 처음으로 일반에 공개된 것으로, 2019년 삼성전자가 세계 최초로 개발에 성공했다. GAA 기반 3나노 공정은 전 세대인 5나노 공정 대비 칩 면적을 약 35% 줄이고 소비전력을 50% 감소시키면서도 처리속도는 30% 향상시킬 수 있는 기술로 평가 받고 있다. 삼성전자는 이를 적용해 TSMC보다 먼저 올해 상반기 중 3나노 양산을 시작하는 것을 목표로 하고 있다.

업계 관계자는 "파운드리 사업에서 반도체 설계회사가 요구한 반도체를 만들 때 '미세공정'과 '수율'에서 생사가 갈린다고 해도 과언이 아니다"며 "더 얇고 작으면서도 고성능·저전력을 갖춘 반도체를 생산하기 위해선 한정된 웨이퍼 면적 내에서 반도체 회로의 선폭을 줄여 많은 소자를 구현해야 하는 것이 핵심"이라고 설명했다.

이어 "3나노 개발에서는 삼성이 이 분야 세계 1위인 TSMC보다 반년 정도 앞서 있는 것으로 안다"며 "현재 전 세계에서 5나노 이하 공정을 할 수 있는 곳은 TSMC와 삼성전자뿐이지만 삼성전자가 이날 3나노 웨이퍼를 선보이는 것은 한발 더 앞서 나가겠다는 의지를 드러낸 것"이라고 덧붙였다.

윤석열 대통령과 조 바이든 미국 대통령이 20일 경기 평택 삼성전자 반도체 공장에서 이재용 부회장의 안내를 받으며 시찰하고 있다.  [사진=뉴시스]
윤석열 대통령과 조 바이든 미국 대통령이 20일 경기 평택 삼성전자 반도체 공장에서 이재용 부회장의 안내를 받으며 시찰하고 있다. [사진=뉴시스]

파운드리 시장은 현재 TSMC, 삼성전자, 인텔이 경쟁을 벌이고 있지만, TSMC가 과반 이상의 점유율을 차지하며 선두를 지키고 있다. 하지만 최근 TSMC가 4나노 공정에서 70% 이상의 안정적인 수율을 바탕으로 애플, 엔비디아, 퀄컴 등의 물량을 끌어들이며 삼성전자와의 격차를 더 벌이고 있는 상태다.

실제로 지난해 파운드리 시장 점유율은 TSMC가 53%, 삼성전자가 18%를 기록했다. 그러나 올해는 TSMC 점유율이 56%로 3%포인트 상승하는 반면, 삼성전자는 2%포인트 하락한 16%에 그칠 것으로 트렌드포스 등이 전망했다.

이 같은 분위기 속에 삼성전자는 TSMC를 기술력으로 넘어서겠다는 의지를 불태우고 있다. 이에 지난해 10월 온라인으로 개최한 '삼성 파운드리 포럼 2021'에선 2022년 상반기 GAA 기술을 3나노에 도입하고, 2023년엔 3나노 2세대, 2025년엔 GAA 기반 2나노 공정 양산에 들어가겠다는 계획을 밝히기도 했다.

파운드리 1위인 TSMC도 삼성전자를 의식해 올해 안에 3나노, 2025년까지 2나노를 양산하겠다는 목표를 밝혔다. 또 최근에는 1.4나노 공정 개발 착수 소식도 알려졌다. 미국 IT매체 톰스하드웨어에 따르면 TSMC는 오는 6월 3나노 공정 연구개발(R&D)팀을 1.4나노미터 공정 R&D팀으로 전환할 것으로 알려졌다. 다만 1.4나노미터 공정은 2028년부터 상용 제품에 적용될 것으로 예상된다.

후발주자인 인텔 역시 선폭을 줄이기 경쟁에 사활을 건 모습이다. 인텔은 1.8나노미터 공정의 개시 시점을 2024년 하반기로 앞당긴 상태다.

업계 관계자는 "회로의 선폭을 가늘게 만들수록 더 많은 소자를 집적할 수 있어 성능을 높이는 데 유리하다"며 "1㎚는 머리카락 한 올을 10만개로 쪼갠 것과 같기 때문에 최첨단 기술력이 뒷받침되지 않으면 선폭을 줄이기가 쉽지 않다"고 설명했다.

이어 "이번 방한 일정의 첫 행사로 양국 정상이 3나노 웨이퍼에 공동 서명한 것은 그만큼 향후 첨단 반도체 시장에서 양국이 긴밀한 협업 체제에 나설 것이라는 점을 의미한다"며 "팹리스(설계) 경쟁력을 가진 미국과 파운드리 생산 능력을 가진 한국의 협력이 앞으로 더 긴밀해 질 것으로 예상된다"고 덧붙였다.

/장유미 기자(sweet@inews24.com)



공유하기

주소가 복사되었습니다.
원하는 곳에 붙여넣기 해주세요.

alert

댓글 쓰기 제목 [한미정상회담] 3나노 반도체에 새긴 韓·美 '평택 동맹'…"삼성, TSMC 잡을 무기"

댓글-

첫 번째 댓글을 작성해 보세요.

로딩중
댓글 바로가기