TSMC 후공정 한계로 내년 구글 TPU 생산량 예상보다 적을 듯

[아이뉴스24 박지은 기자] 구글의 차세대 텐서처리장치(TPU) 생산량이 당초 시장에서 거론된 ‘2026년 400만대’에 미치지 못할 것이란 전망이 나왔다.

TPU의 첨단 패키징이 가능한 곳이 대만 TSMC뿐인데, 후공정 생산 물량에 한계가 있기 때문이다.

구글 TPU, 당장 내년 400만대는 어려워

7일 금융투자업계에 따르면, 구글의 내년 TPU 생산량은 약 310만~320만대로 예상된다.

대만 TSMC의 고급 패키징(CoWoS) 물량이 이미 최대치로 가동 중이라 구글 TPU 물량을 추가로 소화하기 어려운 상황이라는 설명이다.

TSMC는 대만 타오위안 롱탄 첨단 패키징 캠퍼스에 자리한 AP8 공장을 올해 내내 최대치로 가동한 것으로 알려졌다.

AP8 공장은 롱탄 패키징 캠퍼스에서 가장 생산량이 큰 핵심 라인이다. 이곳에서 생산되는 CoWoS 물량의 대부분은 엔비디아가 차지하고 있다.

TSMC가 전날 준공식을 마친 AP7 공장도 이미 1기 라인은 애플의 차세대 칩 생산이 배정된 상태다.

2기 라인은 내년 말에야 본격 가동될 예정이며, 업계에서는 구글 TPU가 이곳에서 생산될 가능성이 높다고 보고 있다.

CoWoS가 뭐길래

CoWoS는 ‘Chip on Wafer on Substrate’의 줄임말로, TSMC가 개발한 대표적인 초정밀 후공정 기술이다.

전공정(웨이퍼)에서 만든 여러 개의 칩을 한 덩어리로 집약해 초고속 연산이 가능한 패키지로 완성한다.

AI 칩처럼 면적이 커지고 데이터 처리량이 급증한 반도체에서는 개별 칩만으로는 성능이 부족해 CoWoS 기술이 적용된다.

여러 개의 칩을 정교하게 연결하면 전력 공급과 신호 손실을 최소화하면서, 기존 단일 칩보다 더 많은 연산자원을 집약할 수 있다.

특히 GPU와 HBM이 초당 수십여 기가바이트의 데이터를 주고받아야 하는 환경에서 패키징 품질은 시스템 전체 성능을 좌우하는 핵심 요소가 된다.

문제는 수요 폭증에 비해 생산능력이 턱없이 부족하다는 점이다. CoWoS는 공정 난도가 높고, 공정당 시간이 오래 걸리며 장비 역시 한정적이다.

대형 인터포저를 다루려면 전문 생산시설이 필요한데, 해당 분야를 사실상 TSMC가 독점하고 있는 것도 병목을 심화시키는 요인으로 꼽힌다. 이 때문에 시장에서는 ‘AI 칩 부족의 원인은 웨이퍼가 아니라 CoWoS’라는 평가가 반복적으로 나온다.

TSMC, 후공정에만 54조6000억 투자

TSMC는 CoWoS를 포함한 첨단 패키징 라인 구축에 올해 최대 420억달러(약 54조6000억원)를 투자했다.

미국 애리조나 팹 단지에도 첨단 패키징 공장을 신설해 2028년 생산 개시를 목표로 하고 있다.

내년 말까지는 CoWoS 병목이 이어질 것이란 전망이 우세하다. 다만 병목이 완화되면 TPU 공급량은 기하급수적으로 늘어날 수 있다는 분석이 동시에 나온다.

모건스탠리는 “TSMC의 CoWoS 확장이 본격화되는 2027년에 TPU 생산량이 500만대에 이르고, 일부 시나리오에서는 600만대까지 가능하다”고 내다봤다. 2026년 예상치 대비 사실상 두 배 증가에 해당한다.