[지금은 과학] 실리콘 반도체 위에 화합물 반도체 적층 성공

[아이뉴스24 최상국 기자] KAIST 연구진이 실리콘 반도체 위에 화합물 반도체를 직접 쌓는 새로운 집적회로 제작 공정을 개발했다. RF통신용 칩과 디지털 논리회로를 하나의 칩에 집적화할 수 있어 통신용 반도체 고도화에 기여할 수 있을 것으로 기대된다.

KAIST 전기및전자공학부 김상현 교수 연구팀은 반도체 집적회로의 3차원 적층 기술을 화합물 반도체에 적용해 기존의 통신 소자의 단점을 극복할 수 있는 화합물 반도체 소자 3차원 집적 기술을 개발했다고 14일 밝혔다.

통신 신호는 아날로그 형태의 신호다. 아날로그 신호를 처리하는 반도체는 초고속, 고출력, 저전력, 저잡음 특성을 구현하기 위해 실리콘에 비해 물성이 뛰어난 (인듐갈륨비소 같은 3-5족) 화합물 반도체를 주로 사용한다. 통신기술이 발전하고 사용하는 주파수 대역도 높아짐에 따라 통신용 반도체의 고성능·고집적화 요구도 높아지고 있다.

통신용 반도체를 실리콘 만으로 제작하면 물성의 한계로 인해 차단주파수 특성같은 통신 소자에 중요한 성능을 일정 주파수 대역 이상으로 높이기 어렵고, 복잡한 신호 간섭에 의해 잡음이 증가하는 문제가 있다.

따라서 (3-5족)화합물 반도체를 증폭 소자로 제작하고 논리회로 등 기타 소자들은 실리콘으로 제작해 각각의 모듈을 회로기판위에 패키징 하는 방식을 사용하는데, 다른 부품과의 집적/패키징 공정이 복잡하고 이러한 패키징 공정으로 인해 신호의 손실이 발생하는 문제가 존재한다.

김상현 교수 연구팀은 이러한 문제를 해결하는 방법으로 실리콘 반도체와 화합물 반도체를 하나의 칩으로 집적할 수 있는 기술을 고안했다. 디지털 논리소자와 아날로그 신호증폭 소자를 각각 만들어 연결하는 방식 대신 실리콘 기판위에 화합물 반도체로 제작한 HEMT(고전자이동도 트랜지스터)를 직접 한 층 더 쌓은 것이다. 이렇게 하면 하나의 칩으로 소형화할 수 있을 뿐만 아니라 회로가 복잡해짐에 따라 발생할 수 있는 잡음과 손실을 제거할 수 있다.

이것이 가능하기 위해서는 상부에 소자를 적층할 때 하부소자의 품질에 영향을 주지 않아야 하는데, 연구팀은 300도 이하에서 상부 화합물반도체 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 하부 실리콘 소자의 성능을 유지할 수 있는 기술을 개발했다.

연구팀은 상부소자 자체의 전자수송특성도 크게 높일 수 있는 구조를 개발해 100 나노미터급 공정으로도 10나노미터급 공정보다 우수한 특성을 실현했다고 밝혔다. 아래 그림에서 보듯이 회로선폭이 더 큰 소자로 세계 최고 수준의 차단 주파수 특성을 달성했다.

김상현 교수는 “디지털 회로 및 다양한 수동소자 제작에 최적화된 실리콘 CMOS 기판 위에, 증폭기 등의 능동소자 특성이 현존하는 어떤 물질보다 우수한 III-V 화합물 반도체 소자를 동시 집적할 수 있음을 최초로 입증한 것"이 이번 연구의 의의라면서 "최첨단 실리콘 CMOS 공정과 100 나노급의 III-V 화합물 반도체 공정을 조합하는 새로운 형태의 파운드리 비즈니스 모델도 가능할 것"으로 기대했다.

또한 "통신 소자 등은 물론 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 그 확장성이 매우 큰 기술"이라고 소개했다.

정재용 박사과정이 제1저자로 주도하고 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀과의 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : High-performance InGaAs-On-Insulator HEMTs on Si CMOS for Substrate Coupling Noise-free Monolithic 3D Mixed-Signal IC).