삼성전자, 세계 첫 10나노 2세대 D램 양산…'초격차 경쟁력' 확보
2017.12.20 오전 11:00
세계 최소 8Gb DDR4 D램…1x나노 대비 생산성 30% 향상
[아이뉴스24 강민경기자] 삼성전자가 세계 최초로 '10나노미터(㎚, 10억분의 1미터)급 2세대(1y나노) D램'을 양산한다. 이를 위해 역대 최고 수준의 공정 개발 난제를 극복했다는 게 회사 측 설명이다.

삼성전자는 지난 달부터 세계 최소 칩 사이즈를 구현한 10나노급 8Gb(기가비트) DDR4(Double Data Rate 4) D램을 양산 중이라고 20일 밝혔다.

지난해 2월 삼성전자는 1x나노(10나노급 1세대) 8Gb D램을 양산하며 '10나노급 D램 시대'를 연 바 있다. 21개월만에 다시 한 번 반도체 미세공정 한계를 돌파한 셈이 됐다.





삼성전자는 차세대 극자외선(EUV) 노광장비를 사용하지 않고도 1세대 10나노급 D램보다 생산성을 약 30% 높였다고 설명했다. 이를 통해 전 세계 고객사들의 프리미엄 D램 수요 증가에 적기 대응할 수 있는 초격차 경쟁력을 구축했다는 설명이다.

이번 2세대 10나노급 D램은 지난 2012년 양산된 2y나노(20나노급) 4Gb DDR3 보다 용량·속도·소비전력효율이 2배 향상됐다. 향후 삼성전자는 전면 10나노급 D램 양산 체제로 돌입할 계획이다. 일부 응용처 제품은 대상에서 제외된다.

◆3가지 혁신 공정 적용…최소 칩 사이즈 구현

이번 2세대 10나노급 D램 제품에는 ▲초고속·초절전·초소형 회로 설계 ▲초고감도 셀 데이터 센싱 시스템 설계 ▲2세대 에어 갭(Air Gap) 공정 등 3가지 혁신 공정이 적용됐다.

'초고속·초절전·초소형 회로 설계'를 통해서는 기존 1세대 10나노급 D램 대비 속도를 10% 이상 높이고, 소비 전력량은 15% 이상 절감했다. '초고감도 셀 데이터 센싱 시스템 설계' 기술의 경우 셀에 저장된 데이터를 더욱 정밀하게 확인해 셀 데이터 읽기 특성을 2배 이상 향상시킨다.

'2세대 에어 갭(Air Gap) 공정'은 전류가 흐르는 비트라인(bit line) 주변의 미세 영역을 특정 물질 대신 절연효과가 뛰어난 공기로 채워 준다. 이 기술을 통해 비트라인 주변에서 발생되는 불필요한 전하량을 최소화해 초고감도 셀 개발이 가능하며, 셀 배열의 집적도를 높여 칩 사이즈를 대폭 줄일 수 있다.



◆서버·모바일·슈퍼컴퓨터·그래픽 등 다양한 수요처 대응

삼성전자는 이러한 첨단 혁신 공정 기술을 바탕으로 서버용 DDR5, 모바일용 LPDDR5, 슈퍼컴퓨터용 HBM3 및 초고속 그래픽용 GDDR6 등 차세대 프리미엄 D램 양산 기반을 업계 최초로 확보했다.

진교영 삼성전자 메모리사업부장(사장)은 "발상을 전환한 혁신적 기술 개발로 반도체의 미세화 기술 한계를 돌파했다"며 "향후 1y나노 D램의 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것"이라고 강조했다.

한편, 삼성전자는 1y나노 D램 모듈의 중앙처리장치(CPU) 업체 실장 평가를 완료하고, 해외 주요 고객과 차세대 시스템 개발관련 기술 협력을 추진 중이다. 또한 용량과 성능을 동시에 높인 10나노급 D램 라인업으로 서버와 모바일 및 그래픽 시장 등 프리미엄 메모리 시장을 선점한다는 계획이다.

/강민경기자 spotlight@inews24.com